Comprobación de los circuitos integrados NOT (7404), AND (7408), OR (7432), NAND (7400) y NOR (7402) utilizando el protoboard
Hace poco me dejaron en la clase de electrónica digital unas prácticas para comprobar el funcionamiento de las compuertas lógicas NOT, AND, OR, NAND y NOR utilizando el protoboard o tableta de experimentación, al principio no tenía ni idea de cómo hacer eso, busque en google, en libros, pero nada, poco después unos compañeros me contaron como hacerlo y hasta me parece gracioso no poder haberlo hecho antes. Pues tratare de explicarlo haciendo una práctica debido al poco tiempo que tengo ahora.
Costo de los materiales (aproximados en Steren y en pesos).
1 Protoboard ($69)
Circuitos integrados 7404, 7408, 7432, 7400 y 7402 (como $7 cada uno)
5 Leds (entre $2 y $5 cada uno)
1 metro de Cable UTP (no recomiendo ese, aunque no se cual es el mejor)
Conceptos básicos:
Protoboard: El protoboard es un tablero en donde insertas componentes electrónicos y cables para armar un circuito. Cada línea del protoboard conduce como vemos a continuación.
Las líneas azul y roja se conocen como buses y las líneas verdes como pistas, ellas no se tocan (IMPORTANTE: leer este artículo El Protoboard.)
El canal central se utiliza para colocar los circuitos integrados, la línea roja es positiva(+), o voltaje o Vcc y la azul negativa(-) ó tierra o GND
Circuito integrado:
Práctica 1. La puerta lógica NOT (7404)
El diagrama del conexionado del circuito integrado es el siguiente: El diagrama es como el interior del circuito integrado, los números del 1 al 14 son las patillas metálicas del circuito integrado (CI), para localizar la patilla correcta el CI viene con una marca, a partir de ella se cuenta de izquierda a derecha del 1 al 14 como vemos a continuación:
Ahora vemos el esquema del montaje,
Basta de teoría, ahora pasemos a la práctica.
Lo primero que debemos hacer es la siguiente conexión en el protoboard para que las buses rojo y azul horizontales conduzcan energía en ambos lados y sea más fácil manejar a los CI en el canal central(A). Luego colocar el CI 7404 en el canal central (B), es difícil ponerlo al principio, pero si se puede con un poco de fuerza y firmeza. Luego, según el esquema del montaje se alimenta al CI 7404 por las patillas 7(-) y 14(+) es decir se conecta un cable del bus negativo (azul) a la pista donde se encuentra la patilla 7 y un cable del bus positivo (rojo) a la pista donde esta la patilla 14, como lo vemos a continuación(C)
Luego tomando en cuenta la entrada y salida (patilla 1 y 2, o cualquier compuerta not 2y 3 o 4y5,etc), se coloca un led en la entrada (patilla 1) y uno en la salida (patilla 2)(D), NOTA: un led tiene dos patas, la corta es la negativa y la larga la positiva, la corta se coloca en el bus negativo (tierra) y la larga en la pista donde se requiera, en el caso anterior en las pistas de la entrada y la salida. Como vemos a continuación.
Y se coloca un cable del bus rojo(+) a la pista de la patilla 1.(en la figura anterior E)
Cuando ya se tiene el sistema listo, se aplica la fuente de poder, una pila, un cargador de celular pero que de aproximadamente 5 volts, la parte negativa de la fuente se coloca en el bus negativo(azul) y la parte positiva en el bus positivo(rojo), lo que ahora debe pasar es que el foco de la entrada se enciende y la de la salida se apaga, si se desconecta el cable que une el bus positivo (rojo) con la pista de la entrada (patilla1), el led de la pista de la patilla 2 (salida)debe encenderse.
Con los otros circuitos para lograr un cero lógico, el cable se debe poner en tierra(bus azul) y un uno en voltaje(bus rojo).
Comprender el funcionamiento de esta compuerta digital es muy importante para después poder implementar lo que se llama un comparador digital.
La figura de la derecha muestra la tabla de verdad de una compuerta XOR de 2entradas.
Y se representa con la siguiente función booleana
X = A.B + A.B
A diferencia de la compuerta OR, la compuerta XOR tiene una salida igual a "0" cuando sus entradas son iguales a 1.
Si se comparan las tablas de verdad de la compuerta ORy la compuerta XOR se observa que la compuerta XOR tendrá un uno ("1") en su salidacuando la suma de los unos "1" en las entradas sea igual a un número impar.
X = A.B + A.B ó La ecuación se puede escribir de dos maneras:
La siguiente figura muestra la tablade verdad de una compuerta XORde 3 entradas
De la misma manera que el caso anterior se puede ver que se cumple que X = 1 sólo cuando la suma de las entradas en "1" sea impar
Circuito XOR equivalente
También se puede implementar la compuerta XOR con una combinación de otras compuertasmás comunes.
En el siguiente diagrama se muestra unacompuerta XOR de dos entradasimplementada con compuertas básicas: lacompuerta AND, la compuerta OR y lacompuerta NOT
Las computadoras digitales utilizan el sistema de números binarios, que tiene dos dígitos 0 y 1. Un dígito binario se denomina un bit. La información está representada en las computadoras digitales en grupos de bits. Utilizando diversas técnicas de codificación los grupos de bits pueden hacerse que representen no solamente números binarios sino también otros símbolos discretos cualesquiera, tales como dígitos decimales o letras de alfabeto. Utilizando arreglos binarios y diversas técnicas de codificación, los dígitos binarios o grupos de bits pueden utilizarse para desarrollar conjuntos completos de instrucciones para realizar diversos tipos de cálculos.
Familia de los Circuitos Lógicos Integrados
La información binaria se representa en un sistema digital por cantidades físicas denominadas señales, Las señales eléctricas tales como voltajes existen a través del sistema digital en cualquiera de dos valores reconocibles y representan una variable binaria igual a 1 o 0. Por ejemplo, un sistema digital particular puede emplear una señal de 3 volts para representar el binario "1" y 0.5 volts para el binario "0". La siguiente ilustración muestra un ejemplo de una señal binaria.
Como se muestra en la figura, cada valor binario tiene una desviación aceptable del valor nominal. La región intermedia entre las dos regiones permitidas se cruza solamente durante la transición de estado. Los terminales de entrada de un circuito digital aceptan señales binarias dentro de las tolerancias permitidas y los circuitos responden en los terminales de salida con señales binarias que caen dentro de las tolerancias permitidas.
La lógica binaria tiene que ver con variables binarias y con operaciones que toman un sentido lógico. La manipulación de información binaria se hace por circuitos lógicos que se denominan Compuertas.
Las compuertas son bloques del hardware que producen señales en binario 1 ó 0 cuando se satisfacen los requisitos de entrada lógica. Las diversas compuertas lógicas se encuentran comúnmente en sistemas de computadoras digitales. Cada compuerta tiene un símbolo gráfico diferente y su operación puede describirse por medio de una función algebraica. Las relaciones entrada - salida de las variables binarias para cada compuerta pueden representarse en forma tabular en una tabla de verdad.
A continuación se detallan los nombres, símbolos, gráficos, funciones algebraicas, y tablas de verdad de las compuertas más usadas.
Cada compuerta tiene dos variables de entrada designadas por A y B y una salida binaria designada por x.
La compuerta AND produce la multiplicación lógica AND: esto es: la salida es 1 si la entrada A y la entrada B están ambas en el binario 1: de otra manera, la salida es 0.
Estas condiciones también son especificadas en la tabla de verdad para la compuerta AND. La tabla muestra que la salida x es 1 solamente cuando ambas entradas A y B están en 1.
El símbolo de operación algebraico de la función AND es el mismo que el símbolo de la multiplicación de la aritmética ordinaria (*).
Las compuertas AND pueden tener más de dos entradas y por definición, la salida es 1 si todas las entradas son 1.
La compuerta OR produce la función sumadora, esto es, la salida es 1 si la entrada A o la entrada B o ambas entradas son 1; de otra manera, la salida es 0.
El símbolo algebraico de la función OR (+), es igual a la operación de aritmética de suma.
Las compuertas OR pueden tener más de dos entradas y por definición la salida es 1 si cualquier entrada es 1.
El circuito NOT es un inversor que invierte el nivel lógico de una señal binaria. Produce el NOT, o función complementaria. El símbolo algebraico utilizado para el complemento es una barra sobra el símbolo de la variable binaria.
Si la variable binaria posee un valor 0, la compuerta NOT cambia su estado al valor 1 y viceversa.
El círculo pequeño en la salida de un símbolo gráfico de un inversor designa un inversor lógico. Es decir cambia los valores binarios 1 a 0 y viceversa.
Compuerta Separador (yes):
Un símbolo triángulo por sí mismo designa un circuito separador, el cual no produce ninguna función lógica particular puesto que el valor binario de la salida es el mismo de la entrada.
Este circuito se utiliza simplemente para amplificación de la señal. Por ejemplo, un separador que utiliza 5 volt para el binario 1, producirá una salida de 5 volt cuando la entrada es 5 volt. Sin embargo, la corriente producida a la salida es muy superior a la corriente suministrada a la entrada de la misma.
De ésta manera, un separador puede excitar muchas otras compuertas que requieren una cantidad mayor de corriente que de otra manera no se encontraría en la pequeña cantidad de corriente aplicada a la entrada del separador.
Es el complemento de la función AND, como se indica por el símbolo gráfico, que consiste en una compuerta AND seguida por un pequeño círculo (quiere decir que invierte la señal).
La designación NAND se deriva de la abreviación NOT - AND. Una designación más adecuada habría sido AND invertido puesto que es la función AND la que se ha invertido.
Las compuertas NAND pueden tener más de dos entradas, y la salida es siempre el complemento de la función AND.
La compuerta NOR es el complemento de la compuerta OR y utiliza el símbolo de la compuerta OR seguido de un círculo pequeño (quiere decir que invierte la señal). Las compuertas NOR pueden tener más de dos entradas, y la salida es siempre el complemento de la función OR.
La era electrónica se introdujo con el bulbo. A la llegada del transistor se realizaron grandes cambios, principalmente en las necesidades de potencia y tamaño de los componentes y circuitos. A continuación veremos los Transistores Unipolares (FET´S - MOSFET´S). Estos transistores pueden ser en los circuitos en una disposición similar a la de los bipolares, es decir, en fuente común, aunque la primera y la última son las más utilizadas en la practica.
En época reciente ha aparecido en el mercado una nueva de fabricación de transistores MOS que reciben el nombre de VMOS a causa de la estructura geométrica de sus diferentes regiones semiconductoras.
Definición :
Los transistores de efecto de campo, conocidos generalmente como TEC ( o FET por sus siglas en ingles ), son un dispositivo unipolar, ya que la corriente existe tanto en forma de electrones como de huecos. En un FET de canal n, la corriente se debe a electrones, mientras que en un FET de canal p, se debe a huecos. Ambos tipos de FET se controlan por una tensión entre la compuerta y la fuente.
Transistores de efecto de Campo (TEC) con sus símbolos correspondientes
Otro de los tipos de FET es el conocido como MOSFET
Por último, vamos a hablar del transistor más utilizado en la actualidad, esto es el del MOSFET. La estructura de este transistor es la más complicada de entre todos los vistos hasta ahora. Consta de los ya conocidos semiconductores P-N, colocados ahora de una nueva forma, y de un original material aislante, como es el dióxido de silicio; esta pequeña adición de la capa del óxido va a cambiarconsiderablemente las propiedades del transistor respecto a las que tenia el JFET.
Existen dos tipos de MOSFET: cuando tengamos una zona tipo P y dos tíos N lo llamaremos MOSFET de canal n (o NMOS) y, por el contrario, si hay una sola zona tipo N y otras dos tipo P se llamará MOSFET de canal P (o PMOS).
MOSFET de Empobrecimiento:
El MOSFET de empobrecimiento de canal n
El MOSFET de canal n se establece en un sustrato p, que es el silicio contaminado de tipo p. Las regiones contaminadas de tipo n de la fuente y el drenaje forman conexiones de baja resistencia entre los extremos del canal n u los contactos de aluminio de la fuente (S) y el drenaje (D). Se hace crecer una capa se SiO2, que es un aislante, en la parte superior del canal. Se deposita una capa dealuminio sobre el aislante de SiO2 para formar la terminal de compuerta (G).
El desempeño del MOSFET de empobrecimiento, es similar al JFET. El JFET se controla por la unión pn entre la compuerta y el extremo del drenaje del canal. No existe dicha unión en el MOSET de enriquesimiento, y capa de SiO2 actúa como aislante. Para el MOSFET de canal n, una vGS negativa saca los elementos de la región del canal, empobreciéndolo. Cuando vGS alcanza Vp, el canal se estrangula. Los valores positivos de vGS aumentan el tamaño del canal, dando por resultado un aumento en la corriente de drenaje.
Nótese que el MOSFET de empobrecimiento puede operar tanto para valores positivos como negativos de vGS. Como la compuerta está aislada del canal, la corriente de compuerta es sumamente pequeña (10-12 A) y vGS puede ser de cualquier polaridad.
El MOSFET de empobrecimiento de canal p
MOSFET de Enriquesimiento:
El MOSFET de eriquesimiento de canal n
El MOSFET de enriquesimiento difiere del MOSFET de empobrecimiento en que no tiene la capa delgada de material n sino que requiere una tensión positiva entre la compuerta y la fuente para establecer un canal. Este canal se forma por la de una tensión positiva compuerta a fuente, vGS, que atrae a los electrones de la región del sustrato ubicada entre el drenaje y la compuerta contaminados de tipo n. Una vGS positiva provoca que los electrones se acumulen en la superficie inferior de la capa de óxido. Cuando la tensión alcanza el valor de umbral, VT, han sido atraídos a esta región de los electrones suficientes para que se comporte como canal n . No habrá una corriente apreciable iD hasta que vGS excede VT.
No existe un valor IDSS para el MOSFET de enriquesimiento, ya que la corriente de drenaje es cero hasta que el canal se ha formado. IDSS es cero para vGS = 0. Para valores de vGS > VT, la corriente de drenaje en saturación se puede calcular de la ecuación iD = k (vGS - VT)2.
El valor de k depende la construcción de MOSFET y, en principio, es función del ancho y el largo del canal. Un valor típico para k es 0.3 mA/V2; la tensión de umbral, VT, es especificada por el fabricante. Se puede encontrar un valor para gm derivando la ecuación, como se hizo con los JFET.
El MOSFET de enriquesimiento de canal p exhibe características similares pero opuestas a las del MOSFET de enriquesimiento de canal n.
Aunque se halla más restringido en su intervalo de operación que el MOSFET de empobrecimiento, el MOSFET de enriquesimiento es útil en aplicaciones de CI debido a su tamaño pequeño y su construcción simple. La compuerta para los MOSFET de canal n y de canal p es un depósito de metal en una capa de óxido de silicio. La construcción comienza con un material de sustrato (de tipo p para canal n; de tipo n para canal p) sobre el cual se difunde material del tipo opuesto para formar la fuente y el drenaje.
El MOSFET de eriquesimiento de canal p
Y DESVENTAJAS DEL FET
Las ventajas del FET se pueden resumir como sigue:
1.Son dispositivos sensibles a la tensión con alta independencia. Como esta independencia de entrada es considerablemente mayor que la de los BJT, se prefieren los FET a los BJT para la etapa de entrada a un amplificador multietapa.
2.Los FET generan un nivel de ruido menor que los BJT.
3.Los FET son más estables con la temperatura que los BJT.
4.Los FET son , en general, más fáciles de fabricar que los BJT, pues suelen requerir menos pasos de enmascaramiento y difusiones. Es posible fabricar un mayor número de dispositivos en un circuito integrado ( es decir, se puede obtener una densidad de empaque mayor ).
5.Los FET se comportan como resistores variables controlados por tensión para valores pequeños de tensión drenaje a fuente.
6.La alta impedancia de entrada de los FET les permite almacenar carga el tiempo suficiente para permitir su utilización como elementos de almacenamiento.
7.Los FET de potencia pueden disipar una potencia mayor y conmutar corrientes grandes.
Existen varias desventajas que limitan la utilización de los FET en algunas aplicaciones:
1.Los FET exhiben una respuesta en frecuencia pobre debido a la alta capacitancia de entrada.
2.Algunos tipos de FET presentan una linealidad muy pobre.
3.Los FET se pueden dañar al manejarlos debido a la electricidad estática.
OPERACIÓN Y CONSTRUCCIÓN DEL FET
Al igual que el BJT, el FET es un dispositivo de tres terminales, pero sólo tiene una unión pn en vez de dos, como en el BJT.
El JFET de canal n se construye utilizando una cinta de material tipo n con dos materiales de tipo p difundidos en ella, uno en cada lado. El JFET de canal p tiene una cinta de material tipo p con dos materiales de tipo n difundidos en ella.
Estructura Física de un JFET
Para entender la operación del JFET, se conecta el JFET de canal n a un circuito externo, Se aplica una fuente de tensión, VDD, al drenaje y se envía a tierra. Una fuente de tensión de compuerta, VGG, se aplica a la compuerta.
VDD proporciona una tensión drenaje a fuente, vDS, que provoca una corriente de drenaje, iD, del drenaje a la fuente. La corriente de drenaje, que es idéntica a la corriente de fuente, existe en el canal rodeado por la compuerta de tipo p. La tensión compuerta a fuente, vGS, que es igual a -VGG, crea una región desértica en el canal, que reduce el ancho de éste y por tanto aumenta la resistencia entre drenaje y fuente. Como la unión compuerta-fuente está polarizada en inverso, el resultado es una corriente de compuerta nula.
Considérese la operación de un JFET con vGS=0. La corriente de drenaje a través del canal n del drenaje a la fuente, provoca una caída de tensión a lo largo del canal, con el potencial más alto en la unión drenaje-compuerta. Esta tensión positiva es la unión drenaje-fuente polariza en inverso la unión pn y produce una región desértica. Cuando se incrementa vDS, también aumenta la corriente de drenaje, iD .
CURVAS CARACTERÍSTICAS
Aquí consideraremos las características iD-vDS completa para varios valores del parámetro vGS. En la siguiente figura se muestran las curvas características iD-vDS tanto para un JFET de canal n como para uno de canal p. antes de analizar estas curvas, tómese de los siguientes símbolos para los JFET de canal n y de canal p, que también se muestran en dicha figura. Estos símbolos son iguales excepto por la dirección de la flecha.
Curvas características iD-VDS para un JFET
Conforme se incrementa vGS (más negativo para un canal n y más positivo para un canal p) se transforma la región desértica y se cierra para un valor menor que iD. Por tanto, para el JFET de canal n la iD máxima se reduce desde IDSS con forme vGS se hace se hace más negativo. Si vGS disminuyen aún más se alcanza un valor de vGS, después del cual iD será cero sin importar el valor de vDS. Este valor de vGS se denomina VGSOFF, ó tensión de estrangulamiento (Vp). El valor de Vp es negativo para un JFET de canal n y positivo para un JFET de canal p.
CARACTERÍSTICAS DE TRANSFERENCIA
Características del JFET
Es una gráfica de la corriente de drenaje como función de la tensión compuerta a fuente por encima del estrangulamiento. Se gráfica con vDS igual a una constante, aunque la característica de transferencia es esencial independiente de vDS pues, luego de que el FET llega al estrangulamiento, iD permanece constante para valores mayores de vDS. Esto se puede ver a partir de las curvas iD-vDS , donde cada curva se vuelve plana para valores de vDS > Vp. Cada curva tiene un punto de saturación diferente.
En la anterior figura se muestran las características de transferencia y las características iD-vGD para un JFET de canal n. Las características de transferencia se pueden obtener de una extensión de las curvas iD-vDS. Un método útil de determinar la característica de transferencia es con ayuda de la siguiente relación:
iD / iDSS = (1 - vGS / Vp )2
Por tanto, sólo se necesita conocer iDSS y Vp, y toda la característica queda determinada, Las hojas de datos de los fabricantes a menudo dan estos dos parámetros, por lo que se puede construir la característica de transferencia o utilizar la ecuación directamente. Nótese que iD se satura ( es decir, se vuelve constante )con forme vDS excede la tensión necesaria para que el se estrangule. Esto se puede expresar como una ecuación para vDS(sal)para cada curva, como sigue:
vDS(sal) = vGS) + Vp
DIFERENCIAS ENTRE FET Y LOS BJT
Las diferencias más resaltantes entre estos dos dispositivos son:
1.La independencia de entrada de los FET es considerablemente mayor que la de los BJT.
2.Los FET generan un nivel de ruido menor que los BJT.
3.Los FET son más estables con la temperatura que los BJT.
4.Los FET son , en general, más fáciles de fabricar que los BJT, pues suelen requerir menos pasos de enmascaramiento y difusiones.
5.La alta impedancia de entrada de los FET les permite almacenar carga el tiempo suficiente para permitir su utilización como elementos de almacenamiento, a contrario de los BJT.
gm Y TRANSDUCTANCIA
Para obtener una medida de la amplificación posible con un JFET, se introduce el parámetro gm, que es la estrangulación en directo. Este parámetro es similar a la ganancia de corriente para un BJT. El valor de gm, que se mide en siemens (S), es una medida de cambio en la corriente de drenaje para un cambio en la tensión compuerta-fuente.
gm = ¶iD / ¶vGS@ DiD / DvGS vDS = constante
La transconductancia, gm, no permanece constante si se cambia el punto Q. Esto se puede ver por la determinación geométrica de gm a partir de la curva de transferencia de características. Conforme cambia iD , varía la pendiente de la curva de transferencia de característica, cambiando por tanto gm.
Se puede encontrar la transconductancia diferenciando la ecuación, lo que da como resultado
gm = ¶iD / ¶vGS = 2iDSS (1 - vGS / Vp ) / - Vp
Se define
gmo =2iDSS / - Vp
que es la transconductancia en vGS =0. Utilizando esta ecuación, la transconductancia está dada por
gm =gmo ( 1 - VGS / Vp )
Una forma alterna de esta ecuación se puede encontrar definiendo
kn =IDSS / V2P
La transconductancia se encuentra de la pendiente de la curva en el punto Q. y está dada por
gm =0,91lDSS / 0.64Vp = 1.42lDSS / Vp = -0.71gmo
Estos valores suelen representar un buen punto de inicio para fijar los valores estáticos en el JFET.
El diagrama es como el interior del circuito integrado, los números del 1 al 14 son las patillas metálicas del circuito integrado (CI), para localizar la patilla correcta el CI viene con una marca, a partir de ella se cuenta de izquierda a derecha del 1 al 14 como vemos a continuación:
Ahora vemos el esquema del montaje,
Basta de teoría, ahora pasemos a la práctica. 
La ecuación se puede escribir de dos maneras:
